

**Министерство науки и высшего образования РФ
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Национальный исследовательский университет «МЭИ»**

Направление подготовки/специальность: 09.03.01 Информатика и вычислительная техника

Наименование образовательной программы: Системы автоматизированного проектирования

Уровень образования: высшее образование - бакалавриат

Форма обучения: Очная

**Оценочные материалы
по дисциплине
Схемотехника**

**Москва
2021**

ОЦЕНОЧНЫЕ МАТЕРИАЛЫ РАЗРАБОТАЛ:

Преподаватель

(должность)

	Подписано электронной подписью ФГБОУ ВО «НИУ «МЭИ»	
	Сведения о владельце ЦЭП МЭИ	
	Владелец	Логинов В. А.
	Идентификатор	Re9b3bdf0-LoginovVA-2f7507dc

(подпись)

В.А. Логинов

(расшифровка
подписи)

СОГЛАСОВАНО:

Руководитель
образовательной
программы

(должность, ученая степень, ученое
звание)

	Подписано электронной подписью ФГБОУ ВО «НИУ «МЭИ»	
	Сведения о владельце ЦЭП МЭИ	
	Владелец	Андреева И.Н.
	Идентификатор	Rb5322c60-AndreevaIN-0472a135

(подпись)

И.Н.

Андреева

(расшифровка
подписи)

Заведующий
выпускающей кафедры

(должность, ученая степень, ученое
звание)

	Подписано электронной подписью ФГБОУ ВО «НИУ «МЭИ»	
	Сведения о владельце ЦЭП МЭИ	
	Владелец	Топорков В.В.
	Идентификатор	Rc76a6458-ToporkovVV-1f71a135

(подпись)

В.В.

Топорков

(расшифровка
подписи)

ОБЩАЯ ЧАСТЬ

Оценочные материалы по дисциплине предназначены для оценки: достижения обучающимися запланированных результатов обучения по дисциплине, этапа формирования запланированных компетенций и уровня освоения дисциплины.

Оценочные материалы по дисциплине включают оценочные средства для проведения мероприятий текущего контроля успеваемости и промежуточной аттестации.

Формируемые у обучающегося компетенции:

- ОПК-7 Способен участвовать в настройке и наладке программно-аппаратных комплексов
- ИД-1 Демонстрирует знание принципов функционирования цифровых электронных устройств и возможных причин возникновения неисправностей в них

и включает:

для текущего контроля успеваемости:

Форма реализации: Защита задания

- Комбинационные схемы (Лабораторная работа)
- Схемы на базе триггеров (Лабораторная работа)

Форма реализации: Письменная работа

- Минимизация функций алгебры логики (Контрольная работа)
- Построение функциональных (комбинационных и последовательностных) схем (Контрольная работа)

БРС дисциплины

5 семестр

Раздел дисциплины	Веса контрольных мероприятий, %				
	Индекс КМ:	КМ-1	КМ-2	КМ-3	КМ-4
	Срок КМ:	4	8	12	16
Функции алгебры логики: привязка к элементной базе					
Принципы минимизации ФАЛ, этапы синтеза произвольной логической схемы		+		+	
Комбинационные логические схемы					
Методика исследования логических схем в статическом и динамическом режимах, функциональные узлы комбинационного типа		+	+	+	
Положения теории конечных автоматов					
Этапы структурного синтеза конечных автоматов (КА)			+		
Последовательностные схемы					
Функциональные узлы последовательностного типа				+	

Построение арифметико-логических устройств ЭВМ				
Арифметика цифровых устройств				+
Вес КМ:	20	20	30	30

\$Общая часть/Для промежуточной аттестации\$

СОДЕРЖАНИЕ ОЦЕНОЧНЫХ СРЕДСТВ ТЕКУЩЕГО КОНТРОЛЯ

I. Оценочные средства для оценки запланированных результатов обучения по дисциплине, соотнесенных с индикаторами достижения компетенций

Индекс компетенции	Индикатор	Запланированные результаты обучения по дисциплине	Контрольная точка
ОПК-7	ИД-1 _{опк-7} Демонстрирует знание принципов функционирования цифровых электронных устройств и возможных причин возникновения неисправностей в них	<p>Знать:</p> <p>Принципы функционирования последовательностных схем цифровых устройств ЭВМ</p> <p>Принципы функционирования комбинационных схем цифровых устройств</p> <p>Арифметические и логические основы работы цифровых электронных устройств</p> <p>Уметь:</p> <p>Выполнять эксперименты по проверке работы схем и поиску неисправностей в них</p> <p>Разрабатывать оптимальные последовательностные схемы цифровых электронных устройств ЭВМ</p>	<p>Минимизация функций алгебры логики (Контрольная работа)</p> <p>Построение функциональных (комбинационных и последовательностных) схем (Контрольная работа)</p> <p>Комбинационные схемы (Лабораторная работа)</p> <p>Схемы на базе триггеров (Лабораторная работа)</p>

		Разрабатывать оптимальные комбинационные схемы цифровых электронных устройств ЭВМ	
--	--	---	--

II. Содержание оценочных средств. Шкала и критерии оценивания

КМ-1. Минимизация функций алгебры логики

Формы реализации: Письменная работа

Тип контрольного мероприятия: Контрольная работа

Вес контрольного мероприятия в БРС: 20

Процедура проведения контрольного мероприятия: Решение задач по преобразованию и минимизации функций алгебры логики различными методами, построению схем на конкретной системе элементов

Краткое содержание задания:

В результате выполнения контрольной работы осуществляется освоение методов преобразования функций алгебры логики (ФАЛ), принципов минимизации ФАЛ (геометрический метод, карты Вейча-Карно), практических приемов привязки ФАЛ к заданной элементной базе

Контрольные вопросы/задания:

Знать: Арифметические и логические основы работы цифровых электронных устройств	1. Запишите в виде формул правило де-Моргана для функции двух аргументов, для функции n аргументов 2. Перечислите известные Вам методы минимизации функций алгебры логики 3. В чем состоит проблема оптимизации функции алгебры логики многих переменных? 4. Поясните суть понятия “двойственность логических схем”
Уметь: Разрабатывать оптимальные комбинационные схемы цифровых электронных устройств ЭВМ	1. Реализовать на элементах И-НЕ функцию суммы по модулю два трех аргументов $y = x_1 \oplus x_2 \oplus x_3$ 2. Минимизировать геометрическим методом в СДНФ функцию четырех аргументов $y(a,b,c,d)$, которая принимает значение 1 на наборах с номерами 0,3,7,8,11,12,13,14,15 3. Построить карту Вейча-Карно и минимизировать с ее помощью функцию пяти аргументов $y(a,b,c,d,e)$, которая принимает значение 1 на наборах с номерами 0,3,4,8,9,12,13,19,25,29

Описание шкалы оценивания:

Оценка: 5

Нижний порог выполнения задания в процентах: 70

Описание характеристики выполнения знания: Оценка "отлично" выставляется если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4

Нижний порог выполнения задания в процентах: 60

Описание характеристики выполнения знания: Оценка "хорошо" выставляется если большинство вопросов раскрыто, выбрано верное направление для решения задач

Оценка: 3

Нижний порог выполнения задания в процентах: 50

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется если задание преимущественно выполнено

КМ-2. Построение функциональных (комбинационных и последовательностных) схем

Формы реализации: Письменная работа

Тип контрольного мероприятия: Контрольная работа

Вес контрольного мероприятия в БРС: 20

Процедура проведения контрольного мероприятия: Решение конкретных задач по построению функциональных (комбинационных и последовательностных) схем

Краткое содержание задания:

В результате выполнения контрольной работы осуществляется освоение методов построения различных функциональных узлов комбинационного типа и последовательностных схем, входящих в состав цифровых электронных устройств ЭВМ

Контрольные вопросы/задания:

<p>Знать: Принципы функционирования комбинационных цифровых устройств схем</p>	<p>1. Чем отличаются линейная и пирамидальная схемы свертки почтенности с точки зрения аппаратных затрат и времени задержки? 2. Какие типы дешифраторов Вам известны? Назовите возможные способы их стробирования. 3. Каким образом можно использовать мультиплексор в качестве универсального логического элемента для реализации произвольной функции алгебры логики? 4. Как построить многоразрядный сумматор с последовательным (параллельным) переносом?</p>
<p>Уметь: Выполнять эксперименты по проверке работы схем и поиску неисправностей в них</p>	<p>1. Построить схему сравнения двух чисел на любых известных Вам элементах (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ и т.п.). На вход схемы подаются двоичные числа $A = (a_3, a_2, a_1, a_0)$ и $B = (b_3, b_2, b_1, b_0)$. На выходе формируется сигнал $Y = 1$, если числа равны друг другу. 2. Построить 3-разрядный преобразователь кода Грея в двоичный позиционный код на любых известных Вам элементах. 3. Построить схему приоритетного шифратора на четыре входа a_3, a_2, a_1, a_0, используя элементы И-НЕ. Шифратор должен иметь выходы EI и EO для наращивания разрядности. 4. Построить схему двухразрядного счетчика на T-триггерах в булевском базисе, то есть на элементах И, ИЛИ, НЕ, используя метод структурного синтеза конечных автоматов. Задано словесное описание закона функционирования автомата. Если на вход подается сигнал $X = x = 1$, то счетчик переходит из одного состояния в другое, коды которых отличаются на 1 в сторону увеличения (складывающий счетчик). При $x = 0$ состояние счетчика не меняется. В каждом состоянии $Z_0, Z_1, Z_2,$</p>

	Z3 вырабатывается свой выходной сигнал y_0, y_1, y_2, y_3 .
--	---

Описание шкалы оценивания:

Оценка: 5

Нижний порог выполнения задания в процентах: 70

Описание характеристики выполнения знания: Оценка "отлично" выставляется если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4

Нижний порог выполнения задания в процентах: 60

Описание характеристики выполнения знания: Оценка "хорошо" выставляется если большинство вопросов раскрыто. выбрано верное направление для решения задач

Оценка: 3

Нижний порог выполнения задания в процентах: 50

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется если задание преимущественно выполнено

КМ-3. Комбинационные схемы

Формы реализации: Защита задания

Тип контрольного мероприятия: Лабораторная работа

Вес контрольного мероприятия в БРС: 30

Процедура проведения контрольного мероприятия: Выполнение в соответствии с заданиями и защита комплекса лабораторных работ: 1. Методы минимизации ФАЛ. 2. Применение функции сложение по модулю два в узлах ЭВМ. 3. Дешифраторы. Мультиплексоры. Шифраторы. 4. Сумматоры.

Краткое содержание задания:

В результате выполнения комплекса лабораторных работ работы осуществляется освоение методов разработки и практической реализации комбинационных логических схем, выполнение экспериментов по проверке правильности их функционирования в статическом и динамическом режимах

Контрольные вопросы/задания:

<p>Знать: Принципы функционирования комбинационных цифровых устройств</p>	<p>Принципы схем</p>	<p>1.Перечислите известные Вам методы минимизации функций алгебры логики 2.В каких функциональных узлах ЭВМ используется функция сложения по модулю два 3.В чем заключается функционирование дешифратора? 4.В чем заключается функционирование мультиплексора? 5.В чем заключается функционирование шифратора? 6.Назовите времена задержки сумматора по различным трактам от входов к выходам</p>
<p>Уметь: Разрабатывать оптимальные комбинационные схемы цифровых электронных устройств ЭВМ</p>	<p>Разрабатывать комбинационные схемы</p>	<p>1.1. Осуществите переход от ДНФ (ПНФ) к таблице истинности для заданной ФАЛ. 2. Минимизируйте заданную функцию геометрическим методом (на кубе). 3. Представьте с помощью куба (с помощью карт Вейча-Карно) ФАЛ четырех переменных.</p>

	<p>4. Минимизируйте заданную функцию методом Вейча-Карно.</p> <p>2.1. Приведите несколько вариантов схемной реализации функции М2. Какой вариант на Ваш взгляд лучший? Докажите их эквивалентность.</p> <p>2. Постройте схему преобразователя: а) дополнительного кода (ДК) в ПК; б) ДК в ОК; в) ПК в ОК; г) ПК в ДК.</p> <p>3. Какая из двух схем (линейная или пирамидальная) узла конт-роля по четности лучше: а) по объему оборудования; б) по длине цепочки задержек от входа к выходу?</p> <p>4. Придумайте трехразрядный код, отличный от кода Грея, у которого разница между любыми соседними числами тоже была бы только в одном разряде.</p> <p>5. Постройте схему преобразователя кода Грея в двоичный код.</p> <p>3.1. Зачем нужен разрешающий вход E у дешифратора?</p> <p>2. Постройте дешифратор на 8 выходов в базисе И-НЕ (ИЛИ-НЕ).</p> <p>3. Синтезируйте схему шифратора на 8 входов, используя только элементы лабораторного стенда.</p> <p>4. Реализуйте с помощью мультиплексора произвольную, заданную преподавателем логическую функцию.</p> <p>4.1. С помощью геометрического метода (на кубе) минимизируйте выражения для функции суммы S и переноса p одноразрядного сумматора, как функций трех переменных r, a, b.</p> <p>2. Постройте таблицу истинности для функции суммы S одноразрядного сумматора, как функции четырех переменных r, a, b, p. Запишите по таблице СДНФ и минимизируйте полученное выражение.</p> <p>3. Синтезируйте одноразрядный сумматор на элементах И-НЕ, на элементах И-ИЛИ-НЕ.</p> <p>4. Определите время срабатывания одноразрядного сумматора на элементах И-НЕ, на элементах И-ИЛИ-НЕ.</p> <p>5. Постройте схему блока переноса 3-разрядного сумматора дополнительного (обратного) кода с параллельным переносом. Определите время срабатывания сумматора.</p>
--	---

Описание шкалы оценивания:

Оценка: 5

Нижний порог выполнения задания в процентах: 70

Описание характеристики выполнения знания: Оценка "отлично" выставляется если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4

Нижний порог выполнения задания в процентах: 60

Описание характеристики выполнения знания: Оценка "хорошо" выставляется если большинство вопросов раскрыто. выбрано верное направление для решения задач

Оценка: 3

Нижний порог выполнения задания в процентах: 50

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется если задание преимущественно выполнено

КМ-4. Схемы на базе триггеров

Формы реализации: Защита задания

Тип контрольного мероприятия: Лабораторная работа

Вес контрольного мероприятия в БРС: 30

Процедура проведения контрольного мероприятия: Выполнение в соответствии с заданиями и защита комплекса лабораторных работ: 1. Триггеры. 2. Счетчики.

Краткое содержание задания:

В результате выполнения комплекса лабораторных работ осуществляется освоение методов разработки и практической реализации последовательных схем на базе триггеров, выполнение экспериментов по проверке правильности их функционирования в статическом и динамическом режимах

Контрольные вопросы/задания:

Знать: Принципы функционирования последовательных схем цифровых устройств ЭВМ	1.Перечислите известные Вам типы триггеров 2.Дайте классификацию счетчиков с точки зрения организации сигнала переноса 3.Какие формы представления конечных автоматов Вы знаете?
Уметь: Разрабатывать оптимальные последовательные схемы цифровых электронных устройств ЭВМ	1.1. Начертите по памяти схему триггера, заданного преподавателем. Объясните его работу. Каковы характерные режимы этого триггера? 2. По заданной преподавателем временной диаграмме на входах триггера заданного типа постройте временные диаграммы на его выходе (выходах). 3. Как на базе D-триггера построить T-триггер? Все ли типы D-триггеров для этого годятся? 4. Как на базе JK-триггера построить T-триггер? 5. Как на базе JK-триггера построить D-триггер? 6. Чем различаются синхронный и асинхронный триггеры? 7. Добавьте в схему RS-триггера элементы, необходимые для превращения его в синхронный RS-триггер. 8. Чем отличается работа D-триггера типа TM2 от работы D-триггера типа TM7? 9. Постройте синхронный двухступенчатый JK-триггер на базе синхронных RS-триггеров. 10. Представьте синхронный двухступенчатый T-триггер как состоящий из двух D-триггеров. 2.1. Определите время задержки счётчика с последовательным переносом и непосредственной

	<p>связью, построенного на шестиэлементных асинхронных Т-триггерах стенда.</p> <p>2. Сравните оборудование и время задержки счётчика с последовательным и параллельным переносом как функции его разрядности.</p> <p>3. Чем определяется минимальная длительность сигнала на входе счетчика с параллельным переносом?</p> <p>4. Возникали ли у Вас сбои при переключении сигнала реверса в реверсивном счетчике? Если да, то объясните, почему?</p> <p>5. Постройте схему десятичного счётчика.</p> <p>6. Составьте схему 6-разрядного счётчика, состоящего из двух трёхразрядных групп, с параллельным переносом внутри группы и последовательным переносом между группами.</p> <p>7. На базе синхронного счётчика со связью по цепи переноса постройте счётное устройство с двумя входами: одним – суммирующим 1, другим – вычитающим 1.</p> <p>8. В какие моменты времени и на каких выходах дешифратора возникают иголки при дешифрации выходов трёхразрядного счётчика с непосредственными связями?</p>
--	--

Описание шкалы оценивания:

Оценка: 5

Нижний порог выполнения задания в процентах: 70

Описание характеристики выполнения знания: Оценка "отлично" выставляется если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4

Нижний порог выполнения задания в процентах: 60

Описание характеристики выполнения знания: Оценка "хорошо" выставляется если большинство вопросов раскрыто. выбрано верное направление для решения задач

Оценка: 3

Нижний порог выполнения задания в процентах: 50

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется если задание преимущественно выполнено

СОДЕРЖАНИЕ ОЦЕНОЧНЫХ СРЕДСТВ ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ

5 семестр

Форма промежуточной аттестации: Экзамен

Пример билета

1. Формулы де Моргана. Двойственность логических схем. Четыре способа реализации ДНФ в технических инвертирующих базисах. Основные этапы синтеза произвольной логической схемы.
2. Двухнаправленный сдвигающий регистр. Схема одного разряда. Дешифратор управления режимами. Применение сдвигающих регистров.
Задача. В системе модулей (5,11,13) найдите сумму, разность и произведение двух чисел $X(10) = 42$ и $Y(10) = 21$. Выполните проверку правильности выполнения операций.

Процедура проведения

Экзамен проводится по билетам установленного образца, которые для каждой сессии утверждаются заведующим кафедрой с указанием даты утверждения и заверяются лектором потока (группы). В билете предусмотрены теоретическая и практическая части. На устном экзамене обучающийся имеет право на время подготовки к ответу не менее 60 минут. Время опроса обучающегося не должно превышать 30 минут. Экзаменатору предоставляется право задавать обучающемуся дополнительные теоретические и практические вопросы из перечня вопросов, внесенных в рабочую программу дисциплины. Все дополнительные вопросы по возможности должны фиксироваться на листах подготовки ответа обучающегося. Листы подготовки ответов обучающихся сохраняются на кафедре в течение 30 дней без учета каникулярного времени, не включая день проведения экзамена. Во время экзамена обучающиеся имеют право пользоваться рабочей программой дисциплины и калькулятором, а также с разрешения экзаменатора учебной и справочной литературой и нормативными документами. Использование мобильного телефона и других средств связи в любом качестве запрещено.

1. Перечень компетенций/индикаторов и контрольных вопросов проверки результатов освоения дисциплины

1. Компетенция/Индикатор: ИД-1_{ОПК-7} Демонстрирует знание принципов функционирования цифровых электронных устройств и возможных причин возникновения неисправностей в них

Вопросы, задания

1. Принципы минимизации ФАЛ. Операции склеивания и поглощения. Тупиковая ДНФ. Минимальная ДНФ. Геометрическая минимизация логических функций в дизъюнктивной форме, в полиномиальной форме.
2. Метод минимизирующих карт Вейча-Карно. Карты для функций 2-х, 3-х, 4-х переменных, правила построения. Как построить карту для функций более четырех переменных.
3. Мультиплексор. Схемы мультиплексоров 2 – 1, 8 – 1. Реализация логических функций с помощью мультиплексоров. Декодер - демультиплексор.
4. Сумматоры. Обозначение, временные характеристики. Одноразрядные сумматоры на элементах И-НЕ, на И-ИЛИ-НЕ.
5. Схемы с памятью, их отличие от комбинационных схем. Формальные параметры, задающие конечный автомат. Структурная схема автомата. Автоматы Мили и Мура.

6. Понятие элементарного автомата. Линия задержки, триггер со счетным входом, триггер с отдельными входами, как элементарные автоматы: таблица переходов, аналитическое представление, граф.
7. D-триггер-защелка. Временные диаграммы. Что означает свойство прозрачности? DV-триггеры.
8. Счетчики с последовательным переносом: с непосредственной связью, с трактом последовательного переноса. Их достоинства и недостатки.
9. Сложение чисел с фиксированной запятой. Признаки переполнения разрядной сетки. Модифицированный дополнительный и обратный коды. Зачем они нужны?
10. Умножение чисел с фиксированной запятой. Варианты структурных схем блока умножения мантисс (начиная со старших разрядов множителя, начиная с младших разрядов множителя). Их сравнение.

Материалы для проверки остаточных знаний

1. Сколько строк (наборов аргументов) имеет таблица истинности функции алгебры логики от пяти аргументов?
 Ответы:
 1. Пять 2. Десять 3. Тридцать две
 Верный ответ: 3. Тридцать две
2. Конъюнкции какого ранга соответствуют вершинам куба в геометрическом представлении функции алгебры логики трех переменных?
 Ответы:
 1. Первого ранга 2. Второго ранга 3. Третьего ранга
 Верный ответ: 3. Третьего ранга
3. Из скольких клеток состоит карта Вейча-Карно для минимизации ФАЛ от четырех переменных?
 Ответы:
 1. Из 4-х 2. Из 16-ти 3. Из 32-х
 Верный ответ: 2. Из 16-ти
4. По какому принципу формируется сигнал на выходе узла мажоритарного контроля?
 Ответы:
 1. По принципу голосования 2. По принципу равенства 3. По принципу приоритета
 Верный ответ: 1. По принципу голосования
5. Какой из приведенных ниже типов дешифратора имеет минимальное время задержки?
 Ответы:
 1. Линейный 2. Каскадный 3. Прямоугольный
 Верный ответ: 1. Линейный
6. Какое количество выходов имеет шифратор на 8 входов?
 Ответы:
 1. Три 2. Восемь 3. Двести пятьдесят шесть
 Верный ответ: 3. Двести пятьдесят шесть
7. Какую функцию выполняет инкрементор?
 Ответы:
 1. Уменьшение числа на единицу 2. Сравнение двух чисел 3. Увеличение числа на единицу
 Верный ответ: 3. Увеличение числа на единицу
8. Выберите неверное утверждение. Схема с памятью (автомат) отличается от комбинационной схемы следующим признаком:
 Ответы:
 1. Работа схемы не зависит от времени 2. Это схема без обратных связей 3. Это схема с обратными связями
 Верный ответ: 2. Это схема без обратных связей

9. Чем отличаются автоматы Мили и Мура?

Ответы:

1. Видом функции переходов 2. Видом функции выходов 3. Видом функций переходов и выходов

Верный ответ: 2. Видом функции выходов

10. Обладает ли свойством прозрачности шестиэлементный D-триггер Вебба?

Ответы:

1. Не обладает 2. Обладает 3. Обладает, если находится в единичном состоянии

Верный ответ: 1. Не обладает

11. Перечислите возможные состояния двоичного суммирующего счетчика по модулю пять.

Ответы:

1. 0,1,2,3,4,5,6,7 2. 0,1,2,3,4,5 3. 0,1,2,3,4

Верный ответ: 3. 0,1,2,3,4

12. Как работает счетчик Джонсона?

Ответы:

1. Пересчитывает входные сигналы по произвольному основанию 2. Инвертирует входные сигналы 3. Распределяет входные сигналы по выходам

Верный ответ: 3. Распределяет входные сигналы по выходам

13. При умножении чисел с плавающей запятой над порядками выполняется следующая операция:

Ответы:

1. Порядки вычитаются 2. Порядки складываются 3. Порядки перемножаются

Верный ответ: 2. Порядки складываются

14. Как получить обратный код отрицательного двоичного числа?

Ответы:

1. В знаковом разряде записать единицу 2. Инвертировать числовые разряды 3. В знаковом разряде записать единицу и инвертировать числовые разряды

Верный ответ: 3. В знаковом разряде записать единицу и инвертировать числовые разряды

15. Запишите десятичное число 25 в двоично-десятичной системе счисления.

Ответы:

1. 110011 2. 0010 0101 3. 25

Верный ответ: 2. 0010 0101

II. Описание шкалы оценивания

Оценка: 5

Нижний порог выполнения задания в процентах: 70

Описание характеристики выполнения знания: Работа выполнена в рамках "продвинутого" уровня. Ответы даны верно, четко сформулированные особенности практических решений

Оценка: 4

Нижний порог выполнения задания в процентах: 60

Описание характеристики выполнения знания: Работа выполнена в рамках "базового" уровня. Большинство ответов даны верно. В части материала есть незначительные недостатки

Оценка: 3

Нижний порог выполнения задания в процентах: 50

Описание характеристики выполнения знания: Работа выполнена в рамках "порогового" уровня. Основная часть задания выполнена верно. на вопросы углубленного уровня

III. Правила выставления итоговой оценки по курсу

Оценка определяется в соответствии с Положением о балльно-рейтинговой системе для студентов НИУ «МЭИ» на основании семестровой и аттестационной составляющих.