

**Министерство науки и высшего образования РФ
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Национальный исследовательский университет «МЭИ»**

Направление подготовки/специальность: 11.04.04 Электроника и наноэлектроника

Наименование образовательной программы: Твердотельная микро- и наноэлектроника, лазерная и оптическая измерительная электроника

Уровень образования: высшее образование - магистратура

Форма обучения: Очная

**Оценочные материалы
по дисциплине
Синтез цифровых интегральных схем**

**Москва
2024**

ОЦЕНОЧНЫЕ МАТЕРИАЛЫ РАЗРАБОТАЛ:

Разработчик

	Подписано электронной подписью ФГБОУ ВО «НИУ «МЭИ»	
	Сведения о владельце ЦЭП МЭИ	
	Владелец	Баринов А.Д.
	Идентификатор	Ra98e1318-BarinovAD-f138ec4f

А.Д. Баринов

СОГЛАСОВАНО:

Руководитель
образовательной
программы

	Подписано электронной подписью ФГБОУ ВО «НИУ «МЭИ»	
	Сведения о владельце ЦЭП МЭИ	
	Владелец	Баринов А.Д.
	Идентификатор	Ra98e1318-BarinovAD-f138ec4f

А.Д. Баринов

Заведующий
выпускающей
кафедрой

	Подписано электронной подписью ФГБОУ ВО «НИУ «МЭИ»	
	Сведения о владельце ЦЭП МЭИ	
	Владелец	Скорнякова Н.М.
	Идентификатор	R984920bc-SkorniakovaNM-67f74bf

Н.М.
Скорнякова

ОБЩАЯ ЧАСТЬ

Оценочные материалы по дисциплине предназначены для оценки достижения обучающимися запланированных результатов обучения по дисциплине, этапа формирования запланированных компетенций и уровня освоения дисциплины.

Оценочные материалы по дисциплине включают оценочные средства для проведения мероприятий текущего контроля успеваемости и промежуточной аттестации.

Формируемые у обучающегося компетенции:

1. ОПК-4 Способен разрабатывать и применять специализированное программно-математическое обеспечение для проведения исследований и решения инженерных задач
ИД-1 Знает методы расчета, проектирования, конструирования и модернизации электронной компонентной базы с использованием систем автоматизированного проектирования и компьютерных средств
2. ПК-3 Способен участвовать в проектировании полупроводниковых приборов и / или интегральных схем
ИД-3 Использует средства автоматизации схемотехнического проектирования в процессе проектирования СФ-блоков цифровых интегральных схем

и включает:

для текущего контроля успеваемости:

Форма реализации: Компьютерное задание

1. Конечные автоматы (Домашнее задание)
2. Модели уровня регистровых передач комбинационных схем (Домашнее задание)
3. Однопортовая память (Домашнее задание)
4. Последовательностные схемы (Домашнее задание)
5. Сумматоры. Временной анализ (Домашнее задание)

Форма реализации: Письменная работа

1. Структурная и поведенческая модели простых комбинационных схем (Контрольная работа)

БРС дисциплины

1 семестр

Перечень контрольных мероприятий текущего контроля успеваемости по дисциплине:

- | | |
|------|---|
| КМ-1 | Структурная и поведенческая модели простых комбинационных схем (Контрольная работа) |
| КМ-2 | Модели уровня регистровых передач комбинационных схем (Домашнее задание) |
| КМ-3 | Последовательностные схемы (Домашнее задание) |
| КМ-4 | Конечные автоматы (Домашнее задание) |
| КМ-5 | Сумматоры. Временной анализ (Домашнее задание) |
| КМ-6 | Однопортовая память (Домашнее задание) |

Вид промежуточной аттестации – Зачет с оценкой.

Раздел дисциплины	Веса контрольных мероприятий, %						
	Индекс КМ:	КМ-1	КМ-2	КМ-3	КМ-4	КМ-5	КМ-6
	Срок КМ:	4	5	8	12	14	15
Проектирование цифровых интегральных схем							
Концепции проектирования цифровых интегральных схем	+						
Синтез логических схем							
Задача синтеза комбинационных и последовательностных логических схем и основные этапы её решения	+						
Основные узлы цифровых интегральных схем							
Комбинационная и последовательностная логики			+				
Мультиплексоры и демultipлексоры		+					
Шифраторы и дешифраторы. Преобразователи кодов		+					
Сумматоры						+	
Регистры и счётчики			+				+
Конечные автоматы					+		
Однопортовая регистровая память			+				+
	Вес КМ:	10	15	15	25	15	20

БРС курсовой работы/проекта

1 семестр

Перечень контрольных мероприятий текущего контроля успеваемости по курсовой работе:

- КМ-1 Ознакомление с заданием
- КМ-2 Обсуждение алгоритмов с руководителем и выбор одного из них
- КМ-3 Формирование функциональной схемы модуля за вычетом схем ввода и вывода данных
- КМ-4 Формирование HDL-описания и тестовых модулей функциональных узлов, моделирование работы схемы
- КМ-5 Демонстрация работы схемы на ПЛИС
- КМ-6 Нормоконтроль оформления курсовой работы

Вид промежуточной аттестации – защита КР.

Раздел дисциплины	Веса контрольных мероприятий, %						
	Индекс КМ:	КМ-1	КМ-2	КМ-3	КМ-4	КМ-5	КМ-6
	Срок КМ:	4	8	10	13	15	15

Ознакомление с заданием на работу, алгоритмом анализа и характеристикой исходных данных курсовой работы	+					
Анализ исходных данных и определение алгоритма работы схемы		+				
Формирование функциональной схемы устройства			+			
Формирование HDL-описания схемы и моделирование				+		
Отладка схемы на ПЛИС					+	
Написание пояснительной записки						+
Вес КМ:	5	25	25	25	10	10

СОДЕРЖАНИЕ ОЦЕНОЧНЫХ СРЕДСТВ ТЕКУЩЕГО КОНТРОЛЯ

I. Оценочные средства для оценки запланированных результатов обучения по дисциплине, соотнесенных с индикаторами достижения компетенций

Индекс компетенции	Индикатор	Запланированные результаты обучения по дисциплине	Контрольная точка
ОПК-4	ИД-1 _{ОПК-4} Знает методы расчета, проектирования, конструирования и модернизации электронной компонентной базы с использованием систем автоматизированного проектирования и компьютерных средств	Знать: виды и принцип работы триггеров виды и принцип работы шифраторов и дешифраторов виды и принцип работы сумматоров виды и принцип работы мультиплексоров и демультимплексоров виды и принцип работы регистров и счётчиков принцип проектирования цифровых схем с использованием конечных автоматов	КМ-2 Модели уровня регистровых передач комбинационных схем (Домашнее задание) КМ-3 Последовательностные схемы (Домашнее задание) КМ-4 Конечные автоматы (Домашнее задание) КМ-5 Сумматоры. Временной анализ (Домашнее задание) КМ-6 Однопортовая память (Домашнее задание)
ПК-3	ИД-3 _{ПК-3} Использует средства автоматизации схемотехнического проектирования в процессе проектирования СФ-блоков цифровых интегральных схем	Уметь: формировать поведенческое HDL-описание, производить RTL-синтез и моделировать мультиплексоры и демультимплексоры	КМ-1 Структурная и поведенческая модели простых комбинационных схем (Контрольная работа) КМ-2 Модели уровня регистровых передач комбинационных схем (Домашнее задание) КМ-3 Последовательностные схемы (Домашнее задание) КМ-4 Конечные автоматы (Домашнее задание) КМ-5 Сумматоры. Временной анализ (Домашнее задание)

		<p>формировать и моделировать структурное описание схемы</p> <p>применять конечные автоматы для проектирования цифровых схем</p> <p>формировать поведенческое HDL-описание, производить RTL-синтез и моделировать регистры и счётчики</p> <p>формировать поведенческое HDL-описание, производить RTL-синтез и моделировать шифраторы и дешифраторы</p> <p>формировать поведенческое HDL-описание, производить RTL-синтез и моделировать сумматоры</p>	
--	--	---	--

II. Содержание оценочных средств. Шкала и критерии оценивания

КМ-1. Структурная и поведенческая модели простых комбинационных схем

Формы реализации: Письменная работа

Тип контрольного мероприятия: Контрольная работа

Вес контрольного мероприятия в БРС: 10

Процедура проведения контрольного мероприятия: Студенту выдаётся билет, ответ на который он пишет в течение 1,5 часов.

Краткое содержание задания:

Выполнить задания билета

Контрольные вопросы/задания:

Запланированные результаты обучения по дисциплине	Вопросы/задания для проверки
Уметь: формировать и моделировать структурное описание схемы	1. На основе заданного HDL-описания модуля сформируйте его логическую схему 2. На основе заданного HDL-описания тестового модуля приведите результат тестирования

Описание шкалы оценивания:

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Оценка "отлично" выставляется, если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Оценка "хорошо" выставляется, если большинство вопросов раскрыто. Выбрано верное направление для решения задач

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется, если задание преимущественно выполнено

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Оценка "неудовлетворительно" выставляется, если задание выполнено неверно или преимущественно не выполнено

КМ-2. Модели уровня регистровых передач комбинационных схем

Формы реализации: Компьютерное задание

Тип контрольного мероприятия: Домашнее задание

Вес контрольного мероприятия в БРС: 15

Процедура проведения контрольного мероприятия: Студент приводит результаты моделирования различных вариантов HDL-описания для элемента цифровой схемы - мультиплексора, шифратора и дешифратора. Анализирует эти результаты.

Краткое содержание задания:

1. Привести несколько вариантов HDL-описания мультиплексора, шифратора и дешифратора.

2. Провести синтез всех описаний в программе Quartus Prime.
3. Привести результаты моделирования схем.
4. По заданию преподавателя провести для описаний временной анализ.

Контрольные вопросы/задания:

Запланированные результаты обучения по дисциплине	Вопросы/задания для проверки
Знать: виды и принцип работы мультиплексоров и демультимплексоров	<ol style="list-style-type: none"> 1.Поясните принцип работы мультиплексора. 2.Какими конструкциями можно описать мультиплексор? 3.Что такое “полный” и “неполный” мультиплексоры? 4.Что такое “селектор” и для чего он применяется? Что его отличает от мультиплексора?
Знать: виды и принцип работы шифраторов и дешифраторов	<ol style="list-style-type: none"> 1.Что такое “шифратор”? Приведите пример таблицы истинности 2.Что такое “дешифратор”? Приведите пример таблицы истинности 3.Что такое “приоритетный шифратор”? Как он реализуется? 4.Что такое “параметрический шифратор”? Как он реализуется?
Уметь: формировать поведенческое HDL-описание, производить RTL-синтез и моделировать мультиплексоры и демультимплексоры	<ol style="list-style-type: none"> 1.Реализуйте логическую функцию с помощью мультиплексора "из 8 в 1" 2.Реализуйте 3-битный мультиплексор “из 3 в 1” с помощью операторов ?:, if и case.
Уметь: формировать поведенческое HDL-описание, производить RTL-синтез и моделировать шифраторы и дешифраторы	<ol style="list-style-type: none"> 1.Разработайте преобразователь унарного кода в код Грэя. 2.Разработайте преобразователь кода Грэя в двоичный код. 3.Разработайте преобразователь для отображения двухразрядных десятичных чисел на двух семисегментных индикаторах. 4.Что такое “параметрический дешифратор”? Как он реализуется?

Описание шкалы оценивания:

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Оценка "отлично" выставляется, если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Оценка "хорошо" выставляется, если большинство вопросов раскрыто. Выбрано верное направление для решения задач

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется, если задание преимущественно выполнено

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Оценка "неудовлетворительно" выставляется, если задание выполнено неверно или преимущественно не выполнено

КМ-3. Последовательностные схемы

Формы реализации: Компьютерное задание

Тип контрольного мероприятия: Домашнее задание

Вес контрольного мероприятия в БРС: 15

Процедура проведения контрольного мероприятия: Студент приводит результаты моделирования различных вариантов HDL-описания для элементов цифровой схемы - счётчиков и 8-разрядного регистра. Анализирует эти результаты.

Краткое содержание задания:

1. Привести HDL-описание n-битного счётчика (суммирующего и вычитающего).
2. Провести синтез в программе Quartus Prime.
3. Привести результат моделирования схемы.
4. Привести описание устройства сдвига (комбинационного и последовательностного).
5. Провести синтез в программе Quartus Prime.
6. Привести результат моделирования схемы.

Контрольные вопросы/задания:

Запланированные результаты обучения по дисциплине	Вопросы/задания для проверки
Знать: виды и принцип работы регистров и счётчиков	1.Что такое "регистр"? 2.Что такое "счётчик"? Чем различаются суммирующий и вычитающий счётчики?
Знать: виды и принцип работы триггеров	1.Опишите назначение устройства сдвига. Каких типов бывают эти устройства?
Уметь: формировать поведенческое HDL-описание, производить RTL-синтез и моделировать регистры и счётчики	1.Приведите описание, синтез и моделирование n-битного универсального регистра. 2.Приведите описание, синтез и моделирование n-битного счётчика с коэффициентом счёта равным К. 3.Приведите описание, синтез и моделирование 4-битного счётчика Грэя.

Описание шкалы оценивания:

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Оценка "отлично" выставляется, если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Оценка "хорошо" выставляется, если большинство вопросов раскрыто. Выбрано верное направление для решения задач

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется, если задание преимущественно выполнено

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Оценка "неудовлетворительно" выставляется, если задание выполнено неверно или преимущественно не выполнено

КМ-4. Конечные автоматы

Формы реализации: Компьютерное задание

Тип контрольного мероприятия: Домашнее задание

Вес контрольного мероприятия в БРС: 25

Процедура проведения контрольного мероприятия: Студент приводит результаты моделирования различных вариантов HDL-описания для элементов цифровой схемы - счётчиков и 8-разрядного регистра. Анализирует эти результаты.

Краткое содержание задания:

Построить граф конечного автомата в соответствии с таблицей своего варианта.

Разработать код с комбинационными выходами и синхронными выходами.

Синтезировать код в Quartus Prime.

Провести моделирование конечного автомата.

Контрольные вопросы/задания:

Запланированные результаты обучения по дисциплине	Вопросы/задания для проверки
Знать: принцип проектирования цифровых схем с использованием конечных автоматов	1.Что такое “конечный автомат”? 2.В чём заключается отличия между автоматами Мили и Мура? 3.Какие есть методы кодирования состояний конечного автомата? 4.Для чего необходимо синхронизировать выход автомата?
Уметь: применять конечные автоматы для проектирования цифровых схем	1.Приведите реализацию работы светофора с тремя состояниями (красный, жёлтый и зелёный) на конечных автоматах. 2.Приведите реализацию работы светофора с четырьмя состояниями (красный, жёлтый и зелёный) на конечных автоматах. 3.Приведите реализацию конечного автомата поиска в последовательности единиц и нулей двух подряд идущих единиц.

Описание шкалы оценивания:

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Оценка "отлично" выставляется, если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Оценка "хорошо" выставляется, если большинство вопросов раскрыто. Выбрано верное направление для решения задач

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется, если задание преимущественно выполнено

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Оценка "неудовлетворительно" выставляется, если задание выполнено неверно или преимущественно не выполнено

КМ-5. Сумматоры. Временной анализ

Формы реализации: Компьютерное задание

Тип контрольного мероприятия: Домашнее задание

Вес контрольного мероприятия в БРС: 15

Процедура проведения контрольного мероприятия: Студент приводит результаты моделирования различных вариантов HDL-описания для элемента цифровой схемы - одноразрядного и многоразрядного сумматора. Анализирует эти результаты.

Краткое содержание задания:

1. Привести несколько вариантов HDL-описания одноразрядного сумматора.
2. Провести синтез всех описаний в программе Quartus Prime.
3. Привести результаты моделирования схем.
4. Привести несколько вариантов HDL-описаний многоразрядного сумматора.
5. Провести синтез всех описаний в программе Quartus Prime.
6. Привести результаты моделирования схем.

Контрольные вопросы/задания:

Запланированные результаты обучения по дисциплине	Вопросы/задания для проверки
Знать: виды и принцип работы сумматоров	1.Что такое “сумматор”? 2.Что такое “полусумматор”? 3.Что такое “полный сумматор”? 4.Какие есть варианты реализации расчёта суммы и знака переноса? В чём они различаются?
Уметь: формировать поведенческое HDL-описание, производить RTL-синтез и моделировать сумматоры	1.По заданию преподавателя привести описание, синтез и моделирование 4-битного сумматора по различным схемам формирования суммы и переноса. Провести временной анализ. Сделать вывод о зависимости максимальной тактовой частоты от способа формирования сигналов суммы и переноса. 2.По заданию преподавателя привести описание, синтез и моделирование 4-, 8-, 16-, 32- и 128-битного сумматора по схеме с быстрым переносом. Провести временной анализ. Сделать вывод о зависимости максимальной тактовой частоты от разрядности сумматора. 3.По заданию преподавателя привести описание, синтез и моделирование 4-, 8-, 16-, 32- и 128-битного сумматора по схеме с параллельным переносом. Провести временной анализ. Сделать вывод о зависимости максимальной тактовой частоты от разрядности сумматора.

Описание шкалы оценивания:

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Оценка "отлично" выставляется, если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Оценка "хорошо" выставляется, если большинство вопросов раскрыто. Выбрано верное направление для решения задач

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется, если задание преимущественно выполнено

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Оценка "неудовлетворительно" выставляется, если задание выполнено неверно или преимущественно не выполнено

КМ-6. Однопортовая память

Формы реализации: Компьютерное задание

Тип контрольного мероприятия: Домашнее задание

Вес контрольного мероприятия в БРС: 20

Процедура проведения контрольного мероприятия: Студент приводит результаты моделирования различных вариантов HDL-описания для элемента цифровой схемы - однопортовой памяти. Анализирует эти результаты.

Краткое содержание задания:

1. Спроектировать модуль ПЗУ
2. Спроектировать модуль ОЗУ

Контрольные вопросы/задания:

Запланированные результаты обучения по дисциплине	Вопросы/задания для проверки
Знать: виды и принцип работы регистров и счётчиков	1. Как реализуется в виде однопортовой памяти блок ПЗУ? 2. Как реализуется в виде однопортовой памяти блок ОЗУ?

Описание шкалы оценивания:

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Оценка "отлично" выставляется, если задание выполнено в полном объеме или выполнено преимущественно верно

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Оценка "хорошо" выставляется, если большинство вопросов раскрыто. Выбрано верное направление для решения задач

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Оценка "удовлетворительно" выставляется, если задание преимущественно выполнено

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Оценка "неудовлетворительно" выставляется, если задание выполнено неверно или преимущественно не выполнено

СОДЕРЖАНИЕ ОЦЕНОЧНЫХ СРЕДСТВ ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ

1 семестр

Форма промежуточной аттестации: Зачет с оценкой

Процедура проведения

Оценка за освоение выставляется на основе семестровой составляющей.

1. Перечень компетенций/индикаторов и контрольных вопросов проверки результатов освоения дисциплины

1. Компетенция/Индикатор: ИД-1_{ОПК-4} Знает методы расчета, проектирования, конструирования и модернизации электронной компонентной базы с использованием систем автоматизированного проектирования и компьютерных средств

Вопросы, задания

1. Оценка за освоение выставляется на основе семестровой составляющей

Материалы для проверки остаточных знаний

1. Множество выходных значений схемы, реализованной на автомате Мили, определяются ...

Ответы:

только множеством текущего состояния автомата

только множеством входных значений

множеством входных значений и текущего состояния автомата

Верный ответ: множеством входных значений и текущего состояния автомата

2. Множество выходных значений схемы, реализованной на автомате Мура, определяются ...

Ответы:

только множеством текущего состояния автомата

только множеством входных значений

множеством входных значений и текущего состояния автомата

Верный ответ: только множеством текущего состояния автомата

3. В комбинационной схеме присутствует элемент памяти?

Ответы:

да

нет

Верный ответ: нет

4. В последовательностной схеме присутствует элемент памяти?

Ответы:

да

нет

Верный ответ: да

5. Полный сумматор в отличие от полусумматора принимает сигнал переноса с предыдущего разряда?

Ответы:

да

нет

Верный ответ: да

6. С увеличением разрядности сумматора с последовательным переносом его быстродействие ...

Ответы:
увеличивается
уменьшается
практически не изменяется
Верный ответ: уменьшается

2. Компетенция/Индикатор: ИД-3ПК-3 Использует средства автоматизации схемотехнического проектирования в процессе проектирования СФ-блоков цифровых интегральных схем

Вопросы, задания

1. Оценка за освоение выставляется на основе семестровой составляющей

Материалы для проверки остаточных знаний

1. Если при синтезе RTL-представления схемы из её HDL-описания возникают триггеры-"защёлки" (latch) - это говорит о ...

Ответы:
том, что в HDL-описании не учтены все возможные комбинации сигналов
том, что HDL-описание сформировано верно и ошибок нет
Верный ответ: том, что в HDL-описании не учтены все возможные комбинации сигналов

2. Блокирующее присваивание предполагает ... выполнение операций

Ответы:
последовательное
параллельное
Верный ответ: последовательное

3. Неблокирующее присваивание предполагает ... выполнение операций

Ответы:
последовательное
параллельное
Верный ответ: последовательное

4. Блокирующее присваивание в основном применяется в always-блоке описания ... схем

Ответы:
комбинационных
последовательностных
Верный ответ: комбинационных

5. Неблокирующее присваивание в основном применяется в always-блоке описания ... схем

Ответы:
комбинационных
последовательностных
Верный ответ: последовательностных

II. Описание шкалы оценивания

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: При оценке за текущий контроль успеваемости выше 4,5

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: При оценке за текущий контроль успеваемости от 3,5 до 4,4

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: При оценке за текущий контроль успеваемости от 2,5 до 3,4

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: При оценке за текущий контроль успеваемости менее 2,5

III. Правила выставления итоговой оценки по курсу

Согласно действующему Положению о БАРС.

Для курсового проекта/работы:

1 семестр

Форма проведения: Защита КП/КР

I. Процедура защиты КП/КР

Студент предоставляет презентацию с анализом технического задания, функциональным описанием работы разрабатываемого устройства и демонстрацией работоспособности в ПЛИС.

II. Описание шкалы оценивания

Оценка: 5 («отлично»)

Описание характеристики выполнения знания: Работа выполнена в рамках "продвинутого" уровня. Ответы даны верно, четко сформулированные особенности практических решений

Оценка: 4 («хорошо»)

Описание характеристики выполнения знания: Работа выполнена в рамках "базового" уровня. Большинство ответов даны верно. В части материала есть незначительные недостатки

Оценка: 3 («удовлетворительно»)

Описание характеристики выполнения знания: Работа выполнена в рамках "порогового" уровня. Основная часть задания выполнена верно. на вопросы углубленного уровня

Оценка: 2 («неудовлетворительно»)

Описание характеристики выполнения знания: Работа не выполнена или выполнена преимущественно неправильно

III. Правила выставления итоговой оценки по курсу

Определяется действующим Положением о БАРС.