{
  "id": 1300,
  "name": "Язык программирования Verilog",
  "revocationSubject": "APPROVAL-64743",
  "directionName": "Электроника и наноэлектроника",
  "directionCode": "11.04.04",
  "levelName": "повышение квалификации",
  "formOfEducationName": "Очная",
  "duration": 72,
  "occupationMode": "Расписание занятий по дополнительной образовательной программе может устанавливаться в зависимости от набора в группы. Конкретные даты проведения занятий указываются в договоре на оказание образовательных услуг. Данные расписания хранятся в электронной системе учета хода реализации программы. При любом графике занятий учебная нагрузка устанавливается не более 40 часов в неделю, включая все виды аудиторной и внеаудиторной (самостоятельной) учебной работы слушателя.",
  "additionalEducationalCenterName": "ОДПО, Центр профессиональной переподготовки преподавателей \"Управление в высшем образовании\"",
  "profstandards": [],
  "realizationWayName": "Обучение в МЭИ",
  "educationalProgramHead": {
    "firstName": "Денис",
    "lastName": "Зезин",
    "surName": "Анатольевич",
    "post": "доцент"
  },
  "description": "Программа предназначена:\n\nДля разработчиков аналоговой электроники, которые хотят освоить методику работы с цифровой электроникой.\n\nДля желающих познакомиться с языком программирования verilog.\n\nДля желающих получить навыки программирования при работе с ПЛИС Altera Cyclone IV.",
  "files": {
    "characteristic": {
      "name": "Характеристика_Язык программирования Verilog-09.01.2023",
      "targetPath": ".\\Характеристика_Язык программирования Verilog-09.01.2023.pdf",
      "sigPath": ".\\Характеристика_Язык программирования Verilog-09.01.2023.sig"
    },
    "appendixA": {
      "name": "Приложение_А_Язык программирования Verilog-09.01.2023",
      "targetPath": ".\\Приложение_А_Язык программирования Verilog-09.01.2023.pdf",
      "sigPath": ".\\Приложение_А_Язык программирования Verilog-09.01.2023.sig"
    },
    "appendixB": {
      "name": "Приложение_Б_Язык программирования Verilog-09.01.2023",
      "targetPath": ".\\Приложение_Б_Язык программирования Verilog-09.01.2023.pdf",
      "sigPath": ".\\Приложение_Б_Язык программирования Verilog-09.01.2023.sig"
    },
    "appendixV": {
      "name": "Приложение_В_Язык программирования Verilog-09.01.2023",
      "targetPath": ".\\Приложение_В_Язык программирования Verilog-09.01.2023.pdf",
      "sigPath": ".\\Приложение_В_Язык программирования Verilog-09.01.2023.sig"
    },
    "appendixG": {
      "name": "Приложение_Г_Язык программирования Verilog-09.01.2023",
      "targetPath": ".\\Приложение_Г_Язык программирования Verilog-09.01.2023.pdf",
      "sigPath": ".\\Приложение_Г_Язык программирования Verilog-09.01.2023.sig"
    },
    "appendixI": {
      "name": "Приложение_И_Язык программирования Verilog-09.01.2023",
      "targetPath": ".\\Приложение_И_Язык программирования Verilog-09.01.2023.pdf",
      "sigPath": ".\\Приложение_И_Язык программирования Verilog-09.01.2023.sig"
    }
  }
}